Diseño e implementación de un prototipo criptoprocesador AES-Rijndael en FPGA

Universidad de Los Llanos (Colombia)

• Autores: Nidia Marcela Pineda Cabrera, Niriyineth Haxbleidy Velásquez Romero
• Direción: Javier Fernando Castaño Forero, Fabián Velásquez Clavijo
• Fecha: noviembre de 2007
• Formato: PDF (114 páginas)
• Resumen: Trabajo de Grado que presenta el diseño de la arquitectura en hardware de un criptoprocesador AES-Rijndael, utilizando como dispositivo lógica programable una FPGA SPARTAN-3E con lenguaje de descripción VHDL. En el proyecto se utilizó la herramienta XILINX ISE 8.2i, en la cual se sintetizó y simuló la arquitectura diseñada.
  Esta implementación realiza cifrado y descifrado, soporta bloques de datos de 128 bits y una longitud de clave de 128 bits, desarrollando 10 rondas en cada proceso, siguiendo las consideraciones del estándar AES. Opera a nivel de bytes, interpretando éstos como elementos de un campo de Galois GF(2^8), utiliza el polinomio irreducible m(x) = X^8 + X^4 + X^3 + X + 1. Contiene 4 multiplicadores en el campo finito de arquitectura paralela en su proceso de descifrado. Trabaja Comunicación RS-232 mediante módulo UART (Universal Asyncronous Receiver-Transmiter), con una tasa de transferencia de 115200 b/s.

Diseño e implementación de un prototipo criptoprocesador AES-Rijndael en FPGA  


Para mayor información, contacte vía e-mail con su director: jfcastanoATunillanos.edu.co.

IMPORTANTE: CriptoRed no se hace responsable del contenido de este documento, siendo dicha responsabilidad exclusivamente del o los autores y, en su caso, del tutor del trabajo.